职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
岗位职责:
1. 负责FPGA的模块设计、Verilog(VHDL)编码。
2. 负责FPGA的时序仿真设计。
3. 负责FPGA与硬件电路的调试工作。
4.PGA设计文件编写及归档
任职要求:
1. 电子、通信、自动化等相关专业。
2. 熟悉 FPGA 的开发流程。
3. 具有Verilog或VHDL进行逻辑电路设计编程经验。
工作地点
地址:北京东城区北京北京航天嘉诚精密科技发展有限公司


职位发布者
伊恩娜/..HR
北京航天嘉诚精密科技发展有限公司

-
航空/航天研究与制造
-
100-199人
-
私营·民营企业
-
天津市武清区
相似职位
-
周结170/天档案加工员 面议海淀区 应届毕业生 不限北京云海聚才商务服务有限公司
-
资深前端开发工程师(J65673) 35000-55000元海淀区 应届毕业生 本科贝壳找房(北京)科技有限公司
-
高级Java工程师 20000-40000元海淀区 应届毕业生 本科贝壳找房(北京)科技有限公司
-
装备工程师 20000-35000元海淀区 应届毕业生 本科贝壳找房(北京)科技有限公司
-
PMO(产研项目管理)(J66005) 20000-35000元海淀区 应届毕业生 本科贝壳找房(北京)科技有限公司
-
招聘专员(3个月短期项目) 8000-13000元海淀区 应届毕业生 本科贝壳找房(北京)科技有限公司